مقدمات طراحی دیجیتال RTL و Verilog

در این سری درس که در دانشگاه های زنجان و کردستان توسط دکتر نوابی تدریس شده است به طراحی دیجیتال RTL و Verilog پرداخته شده است. زبان توصيف سخت افزاري Verilog جهت مدلسازي سيستمهاي الكترونيكي ابداع شده است كه كليه مراحل طراحي، ارزيابي و پياده سازي يك مدار آنالوگ يا ديجيتال يا يك مدار تركيبي را در چند سطح انتزاع پوشش ميدهد. این دروس با حمایت گروه ICEEP (مرکز گسترش و آموزشESL درایران) دانشکده مهندسی برق و کامپیوتر پردیس دانشکده های فنی دانشگاه تهران در این دانشگاه ها برگزار گردیده است.
دوره مقدمات طراحی دیجیتال RTL و Verilog دوره‌ای با امتیاز نهایی 5 می‌باشد و توسط دوره بین که موتور جستجوی بهترین دوره‌ های آموزشی می‌باشد، تحلیل، بررسی و امتیازدهی شده است. مدت زمان این دوره 13 ساعت می‌باشد که در مکتب خونه توسط زین العابدین نوابی مدرس این دوره ارائه شده است. قابل توجه است که این دوره مدرک ندارد و دوره مذکور رایگان می‌باشد.
همچنین می‌توانید با کلیک بر روی دکمه شروع یادگیری به آموزشگاه ارائه‌دهنده متصل شوید و دوره مقدمات طراحی دیجیتال RTL و Verilog را تهیه نمایید.
علاوه بر این، شما عزیزان می‌توانید همه دوره‌های مدرسه و دانشگاه سراسر اینترنت را در صفحه مدرسه و دانشگاه در دوره‌بین مشاهده، مقایسه و بهترین دوره از نظر کیفیت و قیمت را به آسانی انتخاب نمایید.